3.13 练习题

3.1 ［5］<3.2>对于 5ED4-07A4，当它们是无符号 16 位十六进制数时，结果是多少？结果必须使用 16 进制表示，给出解题过程。

3.2 ［5］<3.2>对于 5ED4-07A4，当它们是有符号 16 位十六进制数时，结果是多少？结果必须使用 16 进制表示，给出解题过程。

3.3 ［10］<3.2>将 5ED4 转换成二进制数。使用十六进制表示计算机中的数值很具有吸引力的原因是什么？

3.4 ［5］<3.2>对于 4365-3412，当它们是无符号 12 位八进制数时，结果是多少？结果必须使用八进制表示，给出解题过程。

3.5 ［5］<3.2>对于 4365-3412，当它们是有符号 12 位八进制数时，结果是多少？结果必须使用八进制表示，给出解题过程。

3.6 ［5］<3.2>假定 185 和 122 是无符号 8 位十进制整数。计算 185-122。是否有上溢或者下溢？

3.7 ［5］<3.2>假定 185 和 122 是有符号 8 位十进制整数且以符号-数值形式存放。计算 185+122。是否有上溢或者下溢？

3.8 ［5］<3.2>假定 185 和 122 是有符号 8 位十进制整数且以符号-数值形式存放。计算 185-122。是否有上溢或者下溢？

3.9 ［10］<3.2>假定 151 和 214 是有符号 8 位十进制整数且以补码形式存放。使用饱和算术计算 151+214。结果必须使用十进制，给出解题过程。

3.10 ［10］<3.2>假定 151 和 214 是有符号 8 位十进制整数且以补码形式存放。使用饱和算术计算 151-214。结果必须使用十进制，给出解题过程。

3.11 ［10］<3.2>假定 151 和 214 是无符号 8 位十进制数。使用饱和算术计算 151+214。结果必须使用十进制，给出解题过程。

3.12 ［20］<3.3>使用与图 3-6 类似的表格，按照图 3-3 所示的硬件描述计算八进制无符号 6 位整数 62 和 12 的乘积。必须给出每个步骤中每个寄存器的内容。

3.13 ［20］<3.3>使用与图 3-6 类似的表格，按照图 3-5 所示的硬件描述计算十六进制无符号 8 位整数 62 和 12 的乘积。必须给出每个步骤中每个寄存器的内容。

3.14 ［10］<3.3>如果一个整数是 8 位宽，且每个步骤的操作需要 4 个时间单位，使用图

3-3 和图 3-5 的方法计算执行一次乘法必需的时间。假定在步骤 1a 中，无论是否加了被乘数还是加 0，加法都要执行。另外假设寄存器已经初始化（只需要计算执行乘法循环本身所需要的时间）。如果是在硬件中执行，对被乘数和乘数的移位可以同时进行；如果是在软件中执行，则会一个做完再做下一个。对每种情况都给出解答。

3.15 ［10］<3.3>假设整数位宽是 8，一个加法需 4 个单位时间，计算采用书中的方法（31 个垂直的加法堆栈）来执行一次乘法所需要的时间。

3.16 ［20］<3.3>设整数位宽是 8，一个加法需 4 个单位时间，计算采用图 3-7 中的方法来执行一次乘法所需要的时间。

3.17 ［20］<3.3>正如书中讨论的，一种增强性能的办法是用一次移位和加法来代替一次实际的乘法。例如，因为 9×6 可以写成（2×2×2+1）×6，所以可以通过将 6 左移 3 次再加上 6 来计算 9×6。给出用移位和加/减法来计算 0×33×0×55 的最好的方法。假设输入都是 8 位无符号整数。

3.18 ［20］<3.4>使用类似于图 3-10 中的表格，按照图 3-8 中的硬件结构计算 74 除以 21。需要给出每一步中各个寄存器的值，假设输入都是 6 位无符号整数。

3.19 ［30］<3.4>使用类似于图 3-10 中的表格，按照图 3-11 中的硬件结构计算 74 除以 21。需要给出每一步中各个寄存器的值。假设 A 和 B 都是 6 位无符号整数。这个算法使用一个和图 3-9 中稍微不同的方法。你可能会认为很难，做一次或者两次试验，或者去网上寻找办法来让其正确工作。（提示：一种可能的解决方案是利用图 3-11 中的暗示，余数寄存器既可右移也可左移。）

3.20 ［5］<3.5>如果是补码整数，则位模式 0X0C000000 代表的十进制是多少？如果是无符号整数呢？

3.21 ［10］<3.5>如果位模式 0X0C000000 放在指令寄存器中，那么将执行什么 MIPS 指令？

3.22 ［10］<3.5>如果是浮点数，则位模式 0X0C000000 代表的十进制数是多少？使用 IEEE 754 标准。

3.23 ［10］<3.5>写出十进制数 63.25 的二进制表示。假设采用 IEEE 754 单精度格式。

3.24 ［10］<3.5>写出十进制数 63.25 的二进制表示。假设采用 IEEE 754 双精度格式。

3.25 ［10］<3.5>写出十进制数 63.25 的二进制表示。假设采用 IBM 单精度格式存储（基数为 16 而不是 2，有 7 位指数位）。

3.26 ［20］<3.5>写出-1.5625×10^{-1}的二进制位模式。假设采用一种类似 DEC PDP-8 使用的格式（左 12 位是以补码形式存储的指数，而右 24 位是以补码形式存储的尾数。）没有隐

含 1。同 IEEE 754 标准的单精度和双精度比较，通过与 IEEE 754 标准的单精度和双精度进行对比，评估这个 36 位位模式的范围和精确度。

3.27 ［20］<3.5>IEEE 754-2008 包含一种“半精度”格式，只有 16 位宽。最左边仍为符号位，指数有 5 位宽且以余-16（excess-16）的形式存储，尾数有 10 位宽。具有一位的隐含 1。写出这种格式下-1.5625×10^{-1}的二进制位模式。通过与 IEEE 754 标准单精度的比较，评估这个 16 位位模式的范围和精确度。

3.28 ［20］<3.5>惠普 2114、2115 和 2116 采用这样一种格式，其最左边 16 位以补码形式存储着尾数，紧跟着的另一个 16 位字段里，左边 8 位是尾数的扩展（使尾数达到 24 位宽），右边 8 位表示指数。然而，作为一种有趣的交叉，指数以“符号-数值”的形式存储且符号位在最右端！写出这种格式下-1.5625×10^{-1}的二进制位模式。没有隐含 1。通过与 IEEE 754 标准单精度的比较，评估这个 32 位位模式的范围和精确度。

3.29 ［20］<3.5>手算2.6125×10^{1}和4.150390625×10^{-1}的和，设 A 和 B 以练习题 3.27 中描述的 16 位半精度格式存储。假设有 1 位保护位、1 位舍入位和 1 位粘贴位，并采用向最靠近的偶数舍入的模式。给出所有步骤。

3.30 ［30］<3.5>手算-8.0546875×10^{0}和$-1.79931640625\times10^{-1}$的积，设 A 和 B 以练习题 3.27 中描述的 16 位半精度格式存储。假设有 1 位保护位、1 位舍入位和 1 位粘贴位，并采用向最靠近的偶数舍入的模式。给出所有步骤；然而，作为书中已经做过的例子，你可以以人们可读的格式来做这个乘法，而不用练习题 3.12 到练习题 3.14 中描述的技术。注明是否上溢或者下溢。分别以练习题 3.27 中的 16 位浮点模式和十进制数写出你的答案。你的结果精确程度如何？和你用计算器获得的结果相比呢？

3.31 ［30］<3.5>手算8.625×10^{1}除以-4.875×10^{0}。给出必要的步骤。假设有 1 个保护位、1 个舍入位和 1 个粘贴位，并在必要时使用。以练习题 3.27 中的 16 位浮点格式和十进制格式给出最终的结果，并比较十进制结果和用计算器得到的结果。

3.32 ［20］<3.9>手算$(3.984375\times10^{-1}+3.4375\times10^{-1})+1.771\times10^{3}$，设每个数值都以练习题 3.27 中提到的 16 位半精度格式存储（书中也有介绍）。假设有 1 位保护位、1 位舍入位和 1 位粘贴位，并采用向最靠近的偶数舍入的模式。给出所有步骤，并以 16 位浮点格式和十进制格式给出你的答案。

3.33 ［20］<3.9>手算$3.984375\times10^{-1}+(3.4375\times10^{-1}+1.771\times10^{3})$，设每个数值都以练习题 3.27 中提到的 16 位半精度格式存储（书中也有介绍）。假设有 1 位保护位、1 位舍入位和 1 位粘贴位，并采用向最靠近的偶数舍入的模式。给出所有步骤，并以 16 位浮点格式和十进

制格式给出你的答案。

3.34 ［10］<3.9>根据练习题 3.32 和练习题 3.33 的结果， $(3.984375\times10^{-1}+3.4375\times10^{-1})+1.771\times10^{3}=3.984375\times10^{-1}+(3.4375\times10^{-1}+1.771\times10^{3})$是否成立?

3.35 ［30］<3.9>手算$(3.41796875\times10^{-3}\times6.34765625\times10^{-3})\times1.05625\times10^{2}$，设每个数值都以练习题 3.27 中提到的 16 位半精度格式存储（书中也有介绍）。假设有 1 位保护位、1 位舍入位和 1 位粘贴位，并采用向最靠近的偶数舍入的模式。给出所有步骤，并以 16 位浮点格式和十进制格式给出你的答案。

3.36 ［30］<3.9>手算 $3.41796875\times10^{-3}\times(6.34765625\times10^{-3}\times1.05625\times10^{2})$，设每个数值都以练习题 3.27 中提到的 16 位半精度格式存储（书中也有介绍）。假设有 1 位保护位、1 位舍入位和 1 位粘贴位，并采用向最靠近的偶数舍入的模式。给出所有步骤，并以 16 位浮点格式和十进制格式给出你的答案。

3.37 ［10］<3.9>根据练习题 3.35 和练习题 3.36 的结果, $(3.41796875\times10^{-3}\times6.34765625\times10^{-3})\times1.05625\times10^{2}=3.41796875\times10^{-3}\times(6.34765625\times10^{-3}\times1.05625\times10^{2})$是否成立?

3.38 ［30］<3.9>手算 $1.666015625\times10^{0}\times(1.9760\times10^{4}+(-1.9744)\times10^{4})$，设每个数值都以练习题 3.27 中提到的 16 位半精度格式存储（书中也有介绍）。假设有 1 位保护位、1 位舍入位和 1 位粘贴位，并采用向最靠近的偶数舍入的模式。给出所有步骤，并以 16 位浮点格式和十进制格式给出你的答案。

3.39 ［30］<3.9>手算$(1.666015625\times10^{0}\times1.9760\times10^{4})+(1.666015625\times10^{0}\times(-1.9744)\times10^{4})$，设每个数值都以练习题 3.27 中提到的 16 位半精度格式存储（书中也有介绍）。假设有 1 位保护位、1 位舍入位和 1 位粘贴位，并采用向最靠近的偶数舍入的模式。给出所有步骤，并以 16 位浮点格式和十进制格式给出你的答案。

3.40 ［10］<3.9>根据练习题 3.38 和练习题 3.39 的结果，$(1.666015625\times10^{0}\times1.9760\times10^{4})+(1.666015625\times10^{0}\times(-1.9744)\times10^{4})=1.666015625\times10^{0}\times(1.9760\times10^{4}+(-1.9744)\times10^{4})$是否成立?

3.41 ［10］<3.5>按照 IEEE 754 浮点格式，写出-1/4 的位模式。你能精确表示-1/4 吗？

3.42 ［10］<3.5>如果将-1/4 自加 4 次得到多少？-1/4×4 是多少？它们相同吗？它们应该是多少？

3.43 ［10］<3.5>写出数值 1/3 的尾数的位模式，其浮点格式采用二进制编码的尾数。假设有 24 位，并且不需要进行规格化。这种表达精确吗?

3.44 ［10］<3.5>写出数值 1/3 的尾数的位模式，其浮点格式采用 BCD 编码（基 10）而不

是基 2 的尾数。假设有 24 位，并且不需要进行规格化。这种表达精确吗?

3.45 ［10］<3.5>写出数值 1/3 的尾数的位模式，其浮点格式采用基 15 编码而不是基 2 的尾数。（基 16 编码使用符号 0～9 和 A～F。基 15 编码使用 0～9 和 A～E。）假设有 24 位，并且不需要进行规格化。这种表达精确吗?

3.46 ［20］<3.5>写出数值 1/3 的尾数的位模式，其浮点格式采用基 30 编码而不是基 2 的尾数。（基 16 编码使用符号 0～9 和 A～F。基 30 编码使用 0～9 和 A～T。）假设有 20 位，并且不需要进行规格化。这种表达精确吗?